人類社會已進入到高度發達的信息化社會，信息社會的發展離不開電子產品的進步。現代電子產品在性能提高、復雜度增大的同時，價格卻一直呈下降趨勢，而且產品更新換代的步伐也越來越快，實現這種進步的主要因素是生產制造技術和電子設計技術的發展。前者以微細加工技術為代表，目前已進展到深亞微米階段，可以在幾平方厘米的芯片上集成數千萬個晶體管。后者的核心就是EDA技術，EDA是指以計算機為工作平臺，融合應用電子技術、計算機技術、智能化技術最新成果而研制成的電子CAD通用軟件包，主要能輔助進行三方面的設計工作：IC設計,電子電路設計,PCB設計。沒有EDA技術的支持，想要完成上述超大規模集成電路的設計制造是不可想象的，反過來，生產制造技術的不斷進步又必將對EDA技術提出新的要求。
2 EDA技術的發展
修補銅膏回顧近30年電子設計技術的發展歷程，可將EDA技術分為三個階段。
七十年代為CAD階段，人們開始用計算機輔助進行IC版圖編輯、PCB布局布線，取代了手工操作，產生了計算機輔助設計的概念。
八十年代為CAE階段，與CAD相比，除了純粹的圖形繪制功能外，又增加了電路功能設計和結構設計，并且通過電氣連接網絡表將兩者結合在一起，實現了工程設計，這就是計算機輔助工程的概念。CAE的主要功能是：原理圖輸入，邏輯仿真，電路分析，自動布局布線，PCB后分析。
九十年代為ESDA階段，盡管CAD/CAE技術取得了巨大的成功，但并沒有把人從繁重的設計工作中徹底解放出來。在整個設計過程中，自動化和智能化程度還不高，各種EDA軟件界面千差萬別，學習使用困難，并且互不兼容，直接影響到設計環節間的銜接。基于以上不足，人們開始追求：貫徹整個設計過程的自動化，這就是ESDA即電子系統設計自動化。
3 ESDA技術的基本特征
紅砂擦ESDA代表了當今電子設計技術的最新發展方向，它的基本特征是：設計人員按照“自頂向下”的設計方法，對整個系統進行方案設計和功能劃分，系統的關鍵電路用一片或幾片專用集成電路(ASIC)實現，然后采用硬件描述語言(HDL)完成系統行為級設計，最后通過綜合器和適配器生成最終的目標器件。這樣的設計方法被稱為高層次的電子設計方法，具體流程參見4.2節。下面介紹與ESDA基本特征有關的幾個概念。
3.1 “自頂向下”的設計方法
10年前，電子設計的基本思路還是選擇標準集成電路“自底向上”(Bottom–Up)的構造出一個新的系統，這樣的設計方法就如同一磚一瓦建造金字塔，不僅效率低、成本高而且容易出錯。
高層次設計給我們提供了一種“自頂向下”(Top–Down)的全新設計方法，這種設計方法首先從系統設計入手，在頂層進行功能方框圖的劃分和結構設計。在方框圖一級進行仿真、糾錯，并用硬件描述語言對高層次的系統行為進行描述，在系統一級進行驗證。然后用綜合優化工具生成具體門電路的網表，其對應的物理實現級可以是印刷電路板或專用集成電路。由于設計的主要仿真和調試過程是在高層次上完成的，這一方面有利于早期發現結構設計上的錯誤，避免設計工作的浪費，同時也減少了邏輯功能仿真的工作量，提高了設計的一次成功率。
3.2 ASIC設計
現代電子產品的復雜度日益加深，一個電子系統可能由數萬個中小規模集成電路構成，這就帶來了體積大、功耗大、可靠性差的問題，解決這一問題的有效方法就是采用ASIC(Application Specific Integrated Circuits)芯片進行設計。ASIC按照設計方法的不同可分為：全定制ASIC，半定制ASIC，可編程ASIC(也稱為可編程邏輯器件)。
設計全定制ASIC芯片時，設計師要定義芯片上所有晶體管的幾何圖形和工藝規則，最后將設計結果交由IC廠家掩膜制造完成。優點是：芯片可以獲得最優的性能，即面積利用率高、速度快、功耗低。缺點是：開發周期長，費用高，只適合大批量產品開發。
半定制ASIC芯片的版圖設計方法有所不同，分為門陣列設計法和標準單元設計法，這兩種方法都是約束性的設計方法，其主要目的就是簡化設計，以犧牲芯片性能為代價來縮短開發時間。
可編程邏輯芯片與上述掩膜ASIC的不同之處在于：設計人員完成版圖設計后，在實驗室內就可以燒制出自己的芯片,無須IC廠家的參與，大大縮短了開發周期。
可編程邏輯器件自七十年代以來，經歷了PAL、GAL、CPLD、FPGA幾個發展階段，其中CPLD/FPGA屬高密度可編程邏輯器件，目前集成度已高達200萬門/片，它將掩膜ASIC集成度高的優點和可編程邏輯器件設計生產方便的特點結合在一起，特別適合于樣品研制或小批量產品開發，使產品能以最快的速度上市，而當市場擴大時，它可以很容易的轉由掩膜ASIC實現，因此開發風險也大為降低。
上述ASIC芯片，尤其是CPLD/FPGA器件，已成為現代高層次電子設計方法的實現載體。
3.3 硬件描述語言
硬件描述語言(HDL—Hardware Description Language)是一種用于設計硬件電子系統的計算機語言，它用軟件編程的方式來描述電子系統的邏輯功能、電路結構和連接形式，與傳統的門級描述方式相比，它更適合大規模系統的設計。例如一個32位的加法器，利用圖形輸入軟件需要輸入500至1000個門，而利用VHDL語言只需要書寫一行A=B+C即可，而且VHDL語言可讀性強，易于修改和發現錯誤。早期的硬件描述語言，如ABEL–HDL、AHDL，由不同的EDA廠商開發，互不兼容，而且不支持多層次設計，層次間翻譯工作要由人工完成。為了克服以上不足，1985年美國國防部正式推出了VHDL(Very High Speed IC Hardware Description Language)語言，1987年IEEE采納VHDL為硬件描述語言標準(IEEE STD-1076)。
VHDL是一種全方位的硬件描述語言，包括系統行為級、寄存器傳輸級和邏輯門級多個設計層次,支持結構、數據流、行為三種描述形式的混合描述，因此VHDL幾乎覆蓋了以往各種硬件描述語言的功能，整個自頂向下或自底向上的電路設計過程都可以用VHDL來完成。VHDL還具有以下優點：
(1)VHDL的寬范圍描述能力使它成為高層次設計的核心，將設計人員的工作重心提高到了系統功能的實現與調試，而化較少的精力于物理實現。
(2)VHDL可以用簡潔明確的代碼描述來進行復雜控制邏輯的設計，靈活且方便，而且也便于設計結果的交流、保存和重用。
(3)VHDL的設計不依賴于特定的器件，方便了工藝的轉換。
(4)VHDL是一個標準語言，為眾多的EDA廠商支持，因此移植性好。
3.4 系統框架結構
EDA系統框架結構(Framework)是一套配置和使用EDA軟件包的規范，目前主要的EDA系統都建立了框架結構，如Cadence公司的Design Framework，Mentor公司的Falcon Framework，而且這些框架結構都遵守國際CFI組織(CAD Framework Initiative)制定的統一技術標準。Framework能將來自不同EDA廠商的工具軟件進行優化組合，集成在一個易于管理的統一的環境之下，而且還支持任務之間、設計師之間以及整個產品開發過程中信息的傳輸與共享，是并行工程和Top–Down設計方法的實現基礎。
4 EDA技術的基本設計方法
EDA技術的每一次進步,都引起了設計層次上的一個飛躍,可以用圖1說明
圖1 EDA技術設計層次的變化
物理級設計主要指IC版圖設計，一般由半導體廠家完成，對電子工程師沒有太大的意義，因此本文重點介紹電路級設計和系統級設計。
微特云辦公系統
